嵌入式硬體安全工程師

崗位職責：

1. 參與 硬體信任根（Hardware Root of Trust）裝置 的整體架構設計與實現，服務於 MPC 錢包與安全運算場景。

2. 負責安全晶片 / MCU 的嵌入式韌體開發，包括安全啟動（Secure Boot）、金鑰管理、加密運算等核心功能。

3. 設計並實現裝置級安全機制，如金鑰不可匯出、韌體完整性校驗、防回滾、防除錯等。

4. 實現並維護 遠端證明（Attestation）機制，支援與雲端（如 AMD SEV / TEE 環境）進行安全互動。

5. 與後端 / 區塊鏈 / 安全架構團隊協作，完成裝置與雲端、錢包系統之間的安全通訊協定設計。

6. 編寫嵌入式系統相關的技術文件、介面規範和安全設計說明。

7. 關注硬體安全、密碼學和可信計算領域的發展趨勢，持續優化系統安全性與可靠性。

任職要求：

必須具備：

1. 熟悉 嵌入式系統開發，具備 C / C++ 程式設計能力，有實際韌體開發經驗。

2. 熟悉 MCU 或 SoC 架構（如 ARM Cortex-M / Cortex-A）

4. 理解 硬體安全基本概念（Secure Boot、Key Storage、TRNG、Trust Chain）

5. 能在資源受限環境中進行穩定、安全的系統設計。

經驗要求：

1. 3年以上嵌入式 / 韌體開發經驗。

2. 有安全晶片、智慧硬體或安全相關產品開發經驗者優先。

3. 參與過量產級硬體專案或安全裝置專案者優先。

軟技能：

1. 具備良好的工程抽象能力，能將複雜安全需求落地為可實現的硬體方案。

2. 能夠與後端、區塊鏈、安全研究人員高效協作。

3. 對安全問題保持高度敏感，具備工程責任感。

加分項：

1. 有 Secure Element / TPM / HSM 相關開發經驗。

2. 熟悉 TEE / Trusted Computing（如 ARM TrustZone、AMD SEV、Intel SGX）

3. 有遠端證明（Attestation）或裝置身分體系設計經驗。

4. 熟悉 SPI / I2C / UART 等硬體通訊協定。

5. 有硬體攻擊防護經驗（防除錯、防側通道等）。

6. 參與過區塊鏈、MPC、錢包或加密資產安全相關專案。

我們提供：

有競爭力的薪資與長期激勵方案。

深度參與 下一代 MPC 錢包與硬體信任根架構設計。

與資深安全工程師、密碼學工程師協作，解決真實高價值安全問題。

技術導向、低內耗的工程文化。

接觸前沿的可信計算、硬體安全與區塊鏈安全場景。

該職位常駐日本大阪，公司負責辦理日本工作簽證。